请教大电容和小电容哪个更应该靠近芯片引脚
有的引脚上会连接两个及以上电容，那么就这些不同容值的电容该怎样排布呢1，容值大的靠近引脚，因为电容是一个储能元件，特别是在电源引脚，当芯片耗能的时候就释放储存的能量，当纹波大时又吸收多余能量，
2，容值小的靠近引脚，因为容值小的相对的有效抑制频率较高，还有容值小的一般封装也较小，因此寄生参数也小
我是觉得大的靠近引脚，但是道理也讲的不是很清楚，请大家指教一下
另外电源脚和信号脚会不会应用规则不一样？ 容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好；
大电容是储能的，在IC开关动作时提供一个电流，减小地弹噪声。 我對這個問題也不太清楚，提出我的想法求指教
大電容功能是濾波，一旦與負載（IC）的距離過遠，則銅箔的雜散電感將降低電容的反應速度
小電容功能是去耦，一旦與負載（IC）的距離過遠，則電流迴路過大越有利於磁場發射
我是55％傾向將大電容靠近IC，45％傾向小電容
因為我想即使大電容會加大小電容的去耦迴路，但是這樣的去耦迴路面積依然小到不足以發射低頻（1GHZ內）的磁場，我想至少要THZ以上才有機會，但我記得磁場主要反應在EMI低頻
我個人的想法是，第一記得加這兩種電容，第二記得距離要近
至於順序如何排列，應該不是重點
個人想法，請指教 大电容主要抑制低频，其波长大，可以适当放远，小电容则相反 桃花岛主 发表于 2013-12-17 23:27
容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好； ...
楼主说得有道理，本人再补充一条：
设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一排，且把它们的0V连接都设计在同一端；但这一的布局会增大阻抗降低电容的去耦效果。正确的做法是把它们的电容0V接地端过孔错开，不要置于同一端。
这是戴尔公司的申请的专利，若打算使用这一技术请留心不要侵权。 一般都是小电容放在IC电源脚吧！！ owen11 发表于 2013-12-18 10:10
楼主说得有道理，本人再补充一条：
设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排 ...
对，是专利，蒙特洛斯那本书上说过。 截张图大家看看，简单而经典 mic29 发表于 2013-12-18 08:51
我對這個問題也不太清楚，提出我的想法求指教
大電容功能是濾波，一旦與負載（IC）的距離過遠，則銅箔的 ...
简单这样说吧，你就认为大电容抑制低频，小电容抑制高频，那么，高频的东西就是我们重点要抑制的，因为它更容易辐射等，所以，与IC形成的环路越小越好，这样考虑的话，小电容优于大电容靠近IC。 这个问题很好，受益匪浅。不过，我个人觉得小电容要靠近IC管脚。如果小电容离管脚太远的话，IC管脚还是容易被其它杂讯耦合。
页:
[1]
2
